고객과 개인 고객 모두 고속 네트워크 서비스에 대한 더 많은 액세스를 원하는 장비 공급업체는 적은 비용과 신속하게 사용할 수 있는 다중 인터페이스를 제공할 수 있는 방법을 찾고 있습니다. 이러한 스트링의 예외는 별도의 다른 서버에 의해 관리되며 모든 동일한 하드웨어 및 광학 장치의 대부분을 공유할 수 있는 10Gbps 이더넷의 다양한 데이터 속도의 수렴입니다 신혼가구.

인터페이스의 성능 및 유지 요구 사항이 증가하는 것과 동시에 기대되는 품질을 향상시키므로 하드웨어 기능뿐만 아니라 온도의 영향에 대한 설계 마진을 견딜 수 있는 것과 비교하여 효율적인 테스트 기술이 필요합니다. 변형, 시스템 절연 및 저항밴드 쿠션.

다중 데이터 속도와 강력한 테스트 가능성을 지원하기 위해 빠르게 대응하는 시스템 요구 사항과 소수의 시스템에 사용되는 억제 소스 기술은 억제하는 방지에 대한 요구를 따라잡았습니다. 대신에 보호 하위 시스템은 필요한 성능 요구 사항을 충족하지만 새로운 서비스 및 테스트 요구 사항을 지원하는 데 필요한 2개의 SDI 보호 기능이 석영 크리스탈 또는 장치 표면 처리파(SAW)와 같은 스토리지 높은 Q 요소에 계속 있습니다. 결과적으로, 네트워크 인터페이스에서 속도, 지터 하위 클록을 제공하는 문제에 대한 새로운 솔루션에 대한 가능성이 있습니다.

고대의 다중 속도 구성

시스템 설계자는 기존 클록 소스 기술을 계속 사용하면서 사용자에게 최고의 수준의 데이터 속도를 제공할 수 있습니다. 이러한 건축가는 일반적으로 뭉쳐야 할 이야기에 직면합니다.

또한 백업 하위 시스템은 클럭의 상태를 모니터링하는 동시 전송을 참조하여 백업을 처리하고 입력을 보고 간 무중단 전환 기능을 제공해야 합니다. 억제 하위 시스템 설계를 더욱 국회하게 만드는 RMS(피코초 이하) 지터 클록 요구 사항으로 인해 VCSO(이산 전압 장치 제어 SAW 발진기), 감지기를 사용하여 일반적으로 구성되는 유형의 지터 감쇠 클록 체배기 PLL(위상 고정 루프)을 보내주세요. 및 루프 파이닝 요소. 또한 그러한 PLL 설계는 기본 데이터 속도와 FEC 회선 속도 간 변환에 필요한 정수가 아닌 클록을 지원해야 합니다.

다양한 데이터 속도와 FEC 규모링 소수의 라인 카드를 지원하기 위해 설계자는 고정된 선택을 사용하여 원하는 시스템 클록 속도를 생성합니다. 이러한 개발자에서 각 PLL의 VCSO는 각 데이터 속도와 출력 클록 RF의 모듈에 출력되는 RF 멀티플렉션 시간에 PLL 출력 중 하나를 선택합니다. 이 접근 방식은 소수의 고유한 데이터 속도 선택을 지원하지만, 보드 공간과 구성 요소 비용이 발생합니다. 일부 VCSO 공급업체에는 보드 공간 패널티를 내부에 내장하기 위해 최근 2개의 고유한 DVI VCSO를 포함하는 단일 패키지를 장착했습니다. 그러나 보드 공간을 깨끗이 개선할 수 있도록 솔루션에는 안정적인 출력 RGB/클럭 폼 샴푸에 대한 별도의 공진기 요소 비용이 포함됩니다.